Անվանում:

Fault modeling and test algorithm creation strategy for FinFET-based memories

Հեղինակ:

Harutyunyan Gurgen

Տեսակ:

Conference

Համահեղինակ(ներ):

Tshagharyan Grigor ; Vardanian Valery ; Zorian Yervant

Չվերահսկվող բանալի բառեր:

FinFET ; Defects ; fault model ; test algorithm ; embedded memory

Ամփոփում:

FinFET transistors are playing an important role in modern technology that is rapidly growing. Embedded memories based on FinFET transistors lead to new defects that can require new embedded test and repair solution. To investigate FinFET-specific faults the existing models and detection techniques are not enough due to a special structure of FinFET transistors. This paper presents a new strategy for investigation of FinFET-specific faults. In addition to fault modeling, a new method is proposed for test algorithm synthesis. The proposed methodology is validated on several real FinFET-based embedded memory technologies. Moreover, new faults are identified that are specific only to FinFETs.

Հրատարակիչ:

IEEE

DOI:

10.1109/VTS.2014.6818747

ISBN:

978-1-4799-2611-4

ORCID:

սեղմել այստեղ՝ կապին հետևելու համար

Լեզու:

English

Հատոր:

32

URL:


Կազմակերպության անվանում:

Synopsys

Երկիր:

USA

Տարի:

2014

Ժամանակահատված:

13-17 April

Գիտաժողովի անվանում:

2014 IEEE 32nd VLSI Test Symposium (VTS)

Վայր:

Napa, CA